

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 02-044738

(43)Date of publication of application : 14.02.1990

(51)Int.Cl.

H01L 21/56

H01L 21/316

(21)Application number : 63-195685

(71)Applicant : SEMICONDUCTOR ENERGY LAB
CO LTD

(22)Date of filing : 05.08.1988


(72)Inventor : YAMAZAKI SHUNPEI
URATA KAZUO
KOYAMA ITARU
ISHIDA NORIYA
SASAKI MARI
IMATO SHINJI
NAKASHITA KAZUHISA
HIROSE NAOKI

(54) MANUFACTURE OF ELECTRONIC DEVICE

(57)Abstract:

PURPOSE: To improve the adhesive property of a protective film or organic resin by wire bonding an electronic device, then plasma processing the whole with nonproduct gas, and removing an unnecessary oxide, absorbed water on a lead frame.

CONSTITUTION: A chip 28 brought into close contact with the die 35' of a lead frame by silver paste 24 or the like, the aluminum pad 38 of this chip, and a stem 35 are wire bonded by gold wirings 39 thereamong. Further, lower oxide and natural oxide generated in case of die attachment to the front faces of the chip 28, pad 38 and wirings 39 and the rear face of a die 35' by plasma processing of nonproduct gas, thereby exposing metal surface 30. Then, more desirably a deterioration preventive protective film and particularly silicon nitride films 27, 27' coat by a plasma CVD method. Thus, the adhesive properties of organic resin can be improved.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application]

拒絶理由通知書



特許出願の番号 特願2001-500331
起案日 平成16年 4月27日
特許庁審査官 田代 吉成 9448 4R00
特許出願人代理人 青山 葆(外 1名) 様
適用条文 第29条第2項、第36条

この出願は、次の理由によって拒絶をすべきものである。これについて意見があれば、この通知書の発送の日から3か月以内に意見書を提出して下さい。

理 由

- 1) この出願は、特許請求の範囲の記載が下記の点で、特許法第36条第4項、第6項第1号及び第2号に規定する要件を満たしていない。
- 2) この出願の下記の請求項に係る発明は、その出願前日本国内又は外国において頒布された下記の刊行物に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

記 (引用文献等については引用文献等一覧参照)

理由1)

請求項1乃至12

備考

1. 本請求項に記載の「装置／リードフレーム」における「／」は、当該「装置」と当該「リードフレーム」との間の関係をどのように規定しているのか明確でない。

請求項5乃至12

備考

2. 本請求項に記載の「リードフレームと電氣的接続部と半導体装置の表面上の密着性」とは、どの部分とどの部分の間の密着性を向上させているのか明確でない。

請求項2乃至4、6乃至12

備考

3. 金属コーティングを採用した場合、例えば本願明細書における図2及び図3の実施例では、当該金属コーティングを介してボンディングリードが全て短絡してしまうから明確でない。

理由2)

請求項1、3乃至4

引用文献1

備考

引用文献1の第4頁右下欄第20行及びその関連箇所。

本請求項に係る発明における「コーティング」は、引用文献1に記載の発明における窒化珪素膜に相当。

なお請求項2、5乃至12に記載の発明は、出願の内容が著しく不明瞭であるから、当該請求項についての新規性・進歩性等の審査を行っていない。

引用文献等一覧

1. 特開平2-44738号公報

<補正等の示唆>

仮に上記2. についての釈明が、成形コンパウンドとの間の密着性を向上する目的以外のものであるならば、特許法第37条において規定される併合要件を満たしていないものと認められる。

先行技術文献調査の記録

・調査した分野 IPC第7版 H01L21/56

この先行技術文献調査の記録は、拒絶理由を構成するものではない。

問い合わせ先

特許審査第三部（電子素材加工）

TEL 03(3581)1101 x.3470

FAX 03(3580)6905

⑬ 日本国特許庁(JP)

⑭ 特許出願公開

⑫ 公開特許公報(A)

平2-44738

⑤ Int. Cl.⁸

H 01 L 21/56
21/316

識別記号

R
X

庁内整理番号

6412-5F
6824-5F

⑬ 公開 平成2年(1990)2月14日

審査請求 未請求 請求項の数 3 (全7頁)

④ 発明の名称 電子装置作製方法

① 特 願 昭63-195685

② 出 願 昭63(1988)8月5日

⑦ 発 明 者	山 崎 舜 平	神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所内
⑦ 発 明 者	浦 田 一 男	神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所内
⑦ 発 明 者	小 山 到	神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所内
⑦ 発 明 者	石 田 典 也	神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所内
⑧ 出 願 人	株式会社半導体エネルギー研究所	神奈川県厚木市長谷398番地

最終頁に続く

明 細 書

1. 発明の名称

電子装置作製方法

2. 特許請求の範囲

1. リードフレームと電子部品との間にボンディングした電子装置を有する基板または該基板を集合させた基体の表面または裏面に非生成物気体によりプラズマ処理を施した後、保護膜形成を行うことを特徴とする電子装置作製方法。
2. リードフレームと電子部品との間にボンディングした電子装置を有する基板または該基板を集合させた基体の表面または裏面にプラズマ処理を施した後、保護膜形成を施し、該工程の後、樹脂封止処理を行うことを特徴とする電子装置作製方法。
3. リードフレームと電子部品との間にボンディングをすることにより設けられた基板または該基板を集合させた基体の表面または裏面にプラズマ処理を施した後、樹脂封止処理を行

うことを特徴とする電子装置作製方法。

3. 発明の詳細な説明

「産業上の利用分野」

この発明は半導体装置等の電子装置のワイヤボンディング後、これら全体に非生成物気体(分解して固体の反応生成物を成膜しない気体)を用いてプラズマ処理を施し、リードフレーム上の不要酸化物、吸着水の除去を行うことにより、それと密着する保護膜または有機樹脂の密着性を向上させんとしたものである。

この発明は、プラスチック・モールド封止に関し、ファイナルコーティング用保護膜形成を半導体チップ(トランジスタまたはそれが複数個集積化された半導体装置を以下チップという)の表面のみならず、ワイヤボンダ用パッドにボンディングされた金属細線(25μφ)の少なくともパッド近傍にコーティングすることにより、コロージョン(腐食)を防ぎ、ひいては高信頼性を得ることを目的としている。

プラスチック・モールド・パッケージは一般に

信頼性を低下させる水等がリードフレームのダイの裏面に集まり、半田付（一般に260℃、3～10秒の溶融半田中への浸漬を行う）の際、急激に気化し、その結果モールド剤が、膨張してクラックを誘発する。この発明は、このクラックの発生を防ぐため、ダイとそれに密着するモールド剤または保護膜との密着性を向上させることにより、クラック、ふくれ（ダイの裏面側のモールド剤が半田付の際、温度上昇のためダイ近傍の水の気化により膨れてしまう現象をいう）の発生を防がんとしたものである。

この発明は、アルゴンガス等の不活性気体のプラズマ処理またはその後工程の窒化珪素等の劣化防止用の保護膜形成（ファイナル・コーティング）をウエハ・レベルにて行うのではなく、電子部品である半導体チップをリードフレームのダイ上にダイボンディング（ダイアタッチともいう）し、さらにワイヤ・ボンディングを完了した後に行わんとしたものである。そして、チップ表面のみならず、特にリードフレームのダイの裏面の100～

350℃の加熱処理を伴うダイアタッチの際生ずる低級酸化物を、アルゴン等の非生成物気体によりプラズマ処理を行うことにより除去し、ダイを構成する銅、42アロイ等の金属表面を露呈させることを特徴とする。さらに必要に応じて、この後同じ反応炉にし同時に外部加熱をすることなく、好ましくは室温（プラズマによる自己発熱は若干ある）でプラズマ気相法により行い、この金属表面を含めてこれら全ての表面に保護膜コーティングを施し、その後にプラスチック・モールド処理による封止を行うことを特徴としている。

「従来の技術」

従来、本発明人による特許願（半導体装置製作方法 昭和58年特許願第106452号 昭和58年6月14日出願）が知られている。

しかし従来は第4図にその概要を示すが、リードフレーム(35)、(35')特にICチップがダイアタッチされるダイ(35')は銅、42アロイ等の金属よりなり、この表面（裏面）には電子部品をダイアタッチ(24)させる際の100～350℃の熱処理の時、

低級酸化物(32)が形成されてしまう。このため、この後、ただちに有機樹脂のモールド(41)処理を行うと、このモールド剤と銅または42アロイとの間にきわめてはがれやすい酸化物層(32)が残存してしまう。そのため、その後工程の260℃、3～10秒の半田付の際の急激な熱衝撃に耐えることができず、ダイの周辺部のモールド剤にクラック(33)、(33')が発生したり、またダイの裏面にたまった水分が蒸気化して穴(42)ができ、裏面のモールド剤にふくれ(41')が発生してしまった。そしてPCB上にマウントされた後における長期間の使用に対し、半導体装置の特性劣化、信頼性低下を誘発してしまっていた。

「発明の構成」

本発明はかかる従来のDIPにおける信頼性の低下を防ぐため、金属のリードフレーム上に存在するナチュラルオキシaid、低級酸化物をアルゴン等のプラズマ処理により除去し、さらに好ましくは、きわめて吸湿しやすいモールド樹脂と金属との間に耐湿性の保護膜を形成させることを特徴と

している。

第1図は本発明構造のプラスチックDIP（デュアルインライン型パッケージ）またはフラットバックパッケージの縦断面図を示す。

図面において、リードフレームのダイ(35')に銀ペースト(24)等で密着させたチップ(28)と、このチップのアルミニウム・パッド(38)とステム(35)との間に金線(39)のワイヤボンディングを行い、さらにこのチップ(28)表面、パッド(38)表面、ワイヤ(39)表面およびダイ(35')の裏面に対し、非生成物気体のプラズマ処理により、ダイアタッチの際発生した低級酸化物およびナチュラルオキシaidを除去し、金属表面を露呈(30)させ、この後、さらに好ましくは劣化防止用保護膜、特に窒化珪素膜(27)、(27')のプラズマCVD法によるコーティングを行う。

この本発明のプラズマ処理方法はアルゴン、ネオン、ヘリウム、クリプトン等の不活性物気体、または水素、窒素を用いてもよい。しかし質量が大きくかつ比較的安価なプラズマ化しやすい気体

であるアルゴンが好ましい。これを後述の第2図の如きプラズマ処理装置を用いて、プラズマ処理を行った。さらにこの上面にプラスチックモールド(41)をしたり、また保護膜(27')を形成した。そしてこの保護膜上に必要に応じて樹脂モールド(41)を行った。

この窒化珪素膜の如き保護膜は室温において、珪化物気体とアンモニアまたは窒素とをプラズマ反応炉に導入し、そこに電気エネルギーを供給するいわゆるプラズマ気相法により形成せしめた。

かくの如くして、窒化珪素膜の如き劣化防止用保護膜を300～5000Å、一般には約1000Åの厚さに形成した後、公知のインジェクション・モールド法により有機樹脂例えばエポキシ(例えば410B)モールド法により注入・封止させた。さらにフレームをリード部(37)にて曲げ、かつタイバーを切断する。さらにリード部を酸洗いをを行った後、リードにハンダメッキを行った。

第2図は、本発明のチップがフレームにボンディングされた構造の基板およびそれを複数個集合

させた基体(2)(基板および基体をまとめて基体とも以下では略記する)を複数配設させ、プラズマ処理方法により低級酸化物の除去およびプラズマCVD法により窒化珪素膜のコーティングを行うための装置の概要を示す。

図面において、反応系(6)、ドーピング系(5)を有している。

反応系は、反応室(1)と予備室(7)とを有し、ゲード弁(8)、(9)とを有している。反応室(1)は内側に供給側フード(13)を有し、入口側(3)よりの反応性気体をフード(14)のノズル(13)より下方向に吹き出し、プラズマ反応をさせ、基板または基体(2)上での低級酸化物の除去および保護膜形成を行った。プラズマ処理または反応後は排出側フード(14')のノズル(13')より排気口(4)を経てバルブ(21)、真空ポンプ(20)に至る。高周波電源(10)よりの電気エネルギーは、マッチングトランス(26)をへて、1～500MHz例えば13.56MHzの周波数を上下間の一對の同じ大きさの網状電極(11)、(11')に加える。さらにマッチングトランスの中

点(25')は接地レベル(25)とした。また周辺の枠構造のホルダ(40)は導体の場合は接地レベル(22)とし、また絶縁体であってもよい。そして反応性気体は、一對の電極(11)、(12)により供給された高周波エネルギーにより励起させている。またプラズマ処理およびプラズマCVD法において、被形成体(2)(以下基体(2)という)はサポータ(40')上に配設された枠構造のホルダ(40)内に一對の電極間の電界の方向に平行に、さらに、いずれの電極(11)、(12)からも離間させている。そして複数の基体(2)は互いに一定の間隔(2～13cm例えば6cm)または概略一定の間隔を有して配設されている。この多数の基体(2)は、グロー放電により作られるプラズマ中の陽光柱内に配設される。さらにこの基体の要部を第3図(C)に示す。

第3図(A)は基体(2)において基体(35)、(35')を複数個一体化したリードフレーム上(45)に半導体装置(28')がボンディングされた電子装置(29)を5～25ヶ、ユニット化した基体(45)を有する。そして複数の半導体チップがボンディングされた

1本のリードフレーム(45)における1つのリードフレーム(基板)を第3図(B)に示す。図面ではリードを左側のみのため示す。そしてこのA-A'での縦断面図を第3図(C)の(29)に示す。第3図(C)において、リードフレーム(35)、ダイ(35')、半導体チップ(28)、金属線(39)よりなる基板(45)をさらに5～300本集め、ジグ(44)により一体化し、基体(2)として構成させている。この基体(2)が第2図における基体(2)に対応している。そしてこれをさらに5～50枚(図面では7枚)陽光柱内に第2図では配設している。

第2図における反応性気体は、フード(13)より枠構造のホルダ(40)の内側およびフード(13')により囲まれた内側にてプラズマ活性状態を呈し、基体上をプラズマ処理する。さらに基体上に保護膜としての被膜形成がなされる。

第2図に示すとき本発明方法におけるプラズマ処理方法は、室温のアルゴンプラズマ陽光柱内に保持され、かつ窒化珪素膜を形成するに際し、外部より加熱をしなくても十分に緻密な絶縁膜を

作ることができる。

そのプロセス上の1例を以下に示す。

「実施例1」

第2図のプラズマ処理装置およびCVD装置において、ドーピング系(5)は珪化物気体であるジシラン(Si_2H_6)を(17)より、また窒化物気体であるアンモニアまたは窒素を(16)より、プラズマ処理用の非生成物気体であるアルゴンを(15)より供給している。それらは流量計(18)、バルブ(19)により制御されている。

例えば、基板温度は外部加熱を特に積極的に行わない室温(プラズマによる自己加熱を含む)とした。そしてまず反応空間(1)にアルゴンを導入し、基体(2)の表面のプラズマ処理を行った。即ちこれらアルゴンに対し、13.56 MHzの周波数により1KWの出力を一对の電極(11)、(11')に10~30分供給してプラズマ化した。するとこのダイの裏面に付着している水分、低級酸化物を除去し、新たな金属面を露呈させることができ、成膜する被膜の密着性を向上させることができた。

なかった。

さらに85℃/85%で500ヶ放置し信頼性テストを行ったところ、本発明のプラズマ処理を行い、ただちに有機樹脂モールドを行った場合、3ヶの不良があった。これはアルミニウムパッドでのコージョンが要因であった。さらに本発明方法のプラズマ処理を行った後、窒化珪素膜を形成した場合、不良は0(零)であった。

しかし本発明方法をまったく用いない場合、この長期の保護膜でも不良は30ヶ以上発生していたが、その前に第4図の如き初期不良が80ヶも存在してしまっただ。

さらに本発明方法を用いた電子装置において、特にアルミニウム・パッド(38)の全ての表面が直接モールド材に露呈・接触していない。加えて窒化珪素膜は水、塩素に対するブロッキング効果(マスク効果)が大きい。このため本発明構造の半導体においては、PCT(プレッシャー・クッカー・テスト)2atm, 100時間、150℃の条件下においても、まったく不良が観察されず、従来のIC

次にこのプラズマ処理がなされた被形成面上に保護膜を形成する。即ち窒化珪素膜を形成する場合、反応性気体は例えば、 $\text{NH}_3/\text{Si}_2\text{H}_6/\text{N}_2=1/3/5$ とした。即ちこれらアルゴンに対し、13.56 MHzの周波数により1KWの出力を一对の電極(11)、(11')に供給した。かくして平均1000Å(1000Å±200Å)に約10分(平均速度3Å/秒)の被膜形成を行った。

窒化珪素膜はその絶縁耐圧 $8 \times 10^4 \text{V/cm}$ 以上を有し、比抵抗は $2 \times 10^{12} \Omega \text{cm}$ であった。赤外線吸収スペクトルでは 864cm^{-1} のSi-N結合の吸収ピークを有し、屈折率は2.0であった。

5%NaClで溶解させた塩水中(95℃)に保有してところ、20時間を経ても何らの劣化も見られなかった。このため、本発明の劣化防止用保護膜として用いることを証明することができた。

かかる本発明方法で作られた電子装置に対し、85℃/85%(相対湿度)で1000時間放置して、その後、半田付けを260℃5秒行った。しかしこのモールドには何らのクラックもまたふくれも発生し

チップが50~100フィットの不良率を有していたが、5~10フィットにまでその不良率を下げることも可能になった。

ホルダ(40)は枠の内側の大きさ60cm×60cmを有し、電極間距離は30cm(有効20cm)としている。また第2図の基体(2)の部分を拡大した図面を第3図に示す。

なお本発明においては、プラズマ処理方法およびPCVD法において、電気エネルギーのみならず、10~15μmの波長の遠赤外線または300nm以下の紫外光を同時に加えた光エネルギーを用いるフォトリソCVD(またはフォトリソPCVD)法を併用することは有効である。

「効果」

本発明において、プラズマ処理は室温で行ったため、ダイにチップをアタッチした時に用いた有機樹脂を加熱して劣化させることがない。また加熱に必要な電力、時間がいらず、生産性に優れている。加えて、ダイの裏面に対しても、低級酸化物を除去しているため、有機樹脂の密着性を向上

させることができた。また保護膜を形成すると、長期間たっても、有機樹脂中の水分、塩素とダイの金属との間で反応を起こして低級酸化物ができ、信頼性を低下させるという欠点がない。そして裏面からの水分の侵入を防ぐことができる。またこの電子装置のPCBへの半導体による装着の際、従来例に示す如く、モールド材が加熱により膨れてしまうことを防ぐことができた。

本発明における保護膜は窒化珪素膜とした。しかしこれをDLC(ダイヤモンド・ライク・カーボン)膜、酸化珪素膜、その他の絶縁膜の単層または多層膜であってもよい。

DLC、酸化珪素は本来吸水性を有するため、窒化珪素との長期間の耐水信頼性を期待できない。また酸化珪素の場合は、この成膜時にダイの裏面に低級酸化物を作ってしまう可能性をも有する。

さらに本発明において、電子部品チップは半導体素子として示したが、その他、抵抗、コンデンサであってもよく、ボンディングもワイヤボンディングのみならずフリップチップボンディング、

ハンダバンプボンディングでもよい。

本発明において、チップの大きさが大きくなって、ダイを用いることなしにモールドする場合がある。しかしその場合も基体としてのリードフレーム、チップのすべてを覆って保護膜を設けることは有効である。

上述した説明においては、リードフレーム上に半導体チップを設置した場合について述べているが、本発明は特にデュアルインライン型のリードフレームに限るものではなく、フラットバック型のリードフレームおよびその他のリードフレームに対しても同様の機能を持つものであっても、同様の効果が期待できるものである。

4. 図面の簡単な説明

第1図は本発明の耐湿テストおよび半田付けテストをした後のプラスチック・パッケージ半導体装置の縦断面部の要部を示す。

第2図は本発明方法を実施するためのプラズマ気相反応装置の概要を示す。

第3図は第2図の装置のうちの基体部の拡大図


を示す。

第4図は従来例のプラスチックパッケージを耐湿テストおよび半田付けテストをした後の縦断面図の要部を示す。


特許出願人

株式会社半導体エネルギー研究所



代表者 山 崎 舜 平




第1図



第2図



第3図



第4図

第1頁の続き

⑦発明者	佐々木	麻里	神奈川県厚木市長谷398番地 株式会社半導体エネルギー 研究所内
⑧発明者	今任	慎二	神奈川県厚木市長谷398番地 株式会社半導体エネルギー 研究所内
⑨発明者	中下	一寿	神奈川県厚木市長谷398番地 株式会社半導体エネルギー 研究所内
⑩発明者	広瀬	直樹	神奈川県厚木市長谷398番地 株式会社半導体エネルギー 研究所内